本文摘要：摘要：軟件無線電就是應用軟件實現無線電的功能，即在處理器能力允許的范圍內，由軟件完成信號的編解碼、調制解調、擴頻解擴等功能。這項技術允許在通用的通信硬件平臺上加載不同的通信軟件，實現不同設備的互通與兼容。本文中軟件無線電的基帶處理芯片采用
摘要：軟件無線電就是“應用軟件實現無線電的功能”，即在處理器能力允許的范圍內，由軟件完成信號的編解碼、調制解調、擴頻解擴等功能。這項技術允許在通用的通信硬件平臺上加載不同的通信軟件，實現不同設備的互通與兼容。本文中軟件無線電的基帶處理芯片采用了DSP+ARM的雙核心結構，其中DSP負責實時信號處理，ARM負責控制功能及高層協議下的數據交互。基帶處理芯片可支持軍用和民用的多種模式，能夠滿足多種通信的需求。
關鍵詞：軟件無線電;基帶SoC;雙核心
引言傳統軟件無線電平臺普遍采用兩種方案。第一種方案是FPGA方案，即采用高速通用處理器、數字信號處理器和現場可編程門陣列(FPGA)等可編程器件為主構成的一個硬件平臺。這類平臺具有體積大、功耗高、成本貴等問題，不利于大量裝備和普及。第二種是ASIC方案，即通過控制ASIC完成一些數字信號與比特流處理。ASIC方案中，ASIC的工作能力是由開發者定義的，將ASIC設計成參數可控的工作方式。
但是ASIC一旦設計完成，投入生產后不可改變，同時ASIC的結構與功能的復雜程度的加大將導致成本不斷提高。上述兩種方案各有優缺點，在這里考慮到DSP的通用性、靈活性和易開發等特點，以及ARM的超強控制邏輯，設計了基于ARM+DSP的雙核心架構基帶芯片，使單芯片能夠滿足多種通信模式的需求。
1基帶SoC設計
ARM內核具有良好的控制能力，在嵌入式系統中主要用來進行控制工作。作為主控CPU，首先要具有較低的功耗，主頻要高，這樣才能流暢地運行上層應用;另外，接口的種類也要多，從而可以使性能更好地進行數據交互。基于以上兩點，硬件平臺中選擇了ARM1136JF作為SoC的主控核。ARM11的外設有視頻VGA接口、音頻IIS接口、串口、SPI接口、IIC接口、MPMC接口等，可外接NORFLASH、NANDFLASH、SPIFLASH、SD卡等存儲芯片和一些其他滿足通用接口的從機芯片。ARM1136JF處理性能約為1.2DMIPS，功耗可低至0.21mW/MHz。通過AHB和APB組成的64/32bit內部總線和外部模塊相連。ARM11處理器的超強性能是由一系列的架構特點所決定的。
總的來說，ARMv6架構通過以下4點來增強處理器的性能：(1)多媒體處理擴展，使MPEG4編碼/解碼加快一倍，音頻處理加快一倍;(2)增強的Cache結構，如實地址Cache，減少Cache的刷新和重載，減少上下文切換的開銷;(3)增強的異常和中斷處理，使實時任務的處理更加迅速;(4)支持Unaligned和Mixed-endian數據訪問，使數據共享、軟件移植更簡單，也有利于節省存儲器空間。ARM11處理器是為了有效的提供高性能處理能力而設計的。
在這里需要強調的是，ARM并不是不能設計出運行在更高頻率的處理器，而是，在處理器能提供超高性能的同時，還要保證功耗、面積的有效性。ARM11優秀的流水線設計是這些功能的重要保證。ARM11處理器的流水線和以前的ARM內核不同，它由8級流水線組成，比以前的ARM內核提高了至少40%的吞吐量。8級流水線可以使8條指令同時被執行。從通常的角度說，過長的流水線往往會削弱指令的執行效率。
一方面，如果隨后的指令需要用到前面指令的執行結果作為輸入，它就需要等到前面指令執行完。ARM11處理器通過forwarding來避免這種流水線中的數據沖突，它可以讓指令執行的結果快速進入到后面指令的流水線中。另一方面，如果指令執行的正常順序被打斷(如出現跳轉指令)，普通流水線處理器往往要付出更大的代價，ARM11通過實現跳轉預測技術來保持最佳的流水線效率。這些特殊技術的使用，使ARM11處理器優化到更高的流水線吞吐量的同時，還能保持和5級流水線(如ARM9處理器中的流水結構)一樣的有效性。
DSP主要進行數據運算，完成基帶數字信號的實時處理。硬件平臺中選擇了DSP540作為數據信號處理器，DSP540具有4個乘法器和6個加法器，每個時鐘周期最多可執行4條指令，是一款低功耗高性能的16位定點DSP。DSP540使用先進的軟件開發工具鏈、SoC設計工具和一整套的立即可用的軟件來開發音頻處理、音/視頻多媒體應用和其他更多場合的應用，并配備Z.Turbo加速器，允許SoC設計工程師通過指令集擴展或者協處理器實現加速處理器的性能。尤其是該核以雙MAC核的系統成本實現了4MAC的功能、低能耗和同級最優的代碼密度，這一優勢使DSP540成為帶多媒體應用的頻帶處理的極佳DSP。
1)時鐘設計全部采用單一同步時鐘系統，外部2Bit輸入靜態時鐘切換信號，分別為zsp_clk_ena和ARM_clk_ena。ARM_clk_ena時，ARM11可以獲得時鐘，正常工作。當zsp_clk_ena為1時，無論內部zsp時鐘控制管腳為何邏輯，DSP540都可以獲得時鐘，正常工作;當zsp_clk_ena為0時，DSP540受內部時鐘控制，這個管腳下拉，所以不能獲得時鐘。這樣就可以使得ARM可以控制DSP540時鐘開關。
2)程序空間設計在雙核設計中，一共有4塊ram區供雙核運行程序，分別是Iram、Dram、Sram、Share_ram。其中，Iram和Dram是zsp使用的區域，分別放置DSP540的程序的代碼段和數據段，大小均為128KB，滿足調制程序設計大小，可由ARM11向其中寫入相應程序。Sram區供ARM11執行程序內存區，大小為256KB。還有一個Share_ram是雙核共用，均可訪問數據和執行程序，大小為256KB，用于對內存區的補充，這個區域最重要的目的還是實現雙核之間信息交互。
3)雙核交互設計雙核為SMP結構，ARM11作為主控核負責控制DSP540和數據交互。ARM11的SFR寄存器區有兩個寄存器sys_ctl和svc_ctl。通過配置sys_ctl，可以實現對DSP540的復位、開關以及模式轉換;通過配置svt_ctl可以實現DSP540復位之后的程序入口，在相應區域下載程序，在Share_ram中放置數據，可以實現DSP540啟動之后直接運行相應程序，處理相應數據。DSP540也可以將處理之后的數據放置在Share_ram中，然后向ARM11發出中斷，讓ARM11接收數據，實現了雙核數據的雙向交互。芯 片上電之后從Norflash中自舉，初始化ARM，搬移DSP程序到指定區域，然后開啟DSP時鐘，復位DSP，ARM上執行操作系統或者其他管理軟件，從DSP指定輸出位置讀取碼流，然后再進行相應處理。
4)中斷設計DSP540核中自帶中斷模塊，包括兩個定時器、外部中斷等，可以通過程序配置。ARM11外掛INTC中斷模塊，有16個中斷源，包括各個外設的中斷，也可以接受DSP540發來的中斷，進行數據接收。INTC作為標準AHB從機連接到CPU(ARM1136JF-S)，FIQ和IRQ信號連接到CPU的FIQ和IRQ輸入。外圍設備的中斷請求線連接到INTC模塊的INTSRCx輸入。為了確保最高向量地址寄存器(HVA)能用單獨指令讀取，INTC位于存儲器上4K空間0xff00_0000。
2工作原理
1)信號處理模塊DSP540是構成軟件無線電系統硬件平臺的主要器件，其高性能與低功耗使其成為各種無線和有線通信系統的理想器件。基于DSP540芯片仿真實現軟件無線可以隨時增加新的信號處理方式而無須改變系統的硬件結構。只要將新的設計重新下載到數字信號處理器件里即可，這一項工作可直接放在ARM主控程序中完成。DSP上電之前，ARM已經將調試好之后的程序搬移到DSP540的Iram和Dram，然后將DSP540的程序指針指向Iram區。DSP540在收到時鐘開啟、復位信號之后，開始執行程序，程序就是實現特定通信功能的函數，數據處理結束后，DSP540將處理后的數據流放入Share_ram中。Share_ram雙核信息交互的重要區域。
2)控制模塊在控制模塊中，主體是ARM處理器。ARM處理器提供了一套基本的控制邏輯，用軟件來控制信號處理模式的轉化，使用者可以采用這種缺省的控制邏輯，也可以根據實際情況重新編寫控制軟件，這樣就使系統的控制變得十分靈活。
ARM核上可運行操作系統、高層協議或者GUI等，也可只運行定制的專用通信程序。音頻處理部分由ARM軟解碼或者ARM內自帶解碼器完成。數字調制解調在軟件無線電基帶中的實現驗證了用DSP+ARM作為軟件無線電數字信號處理芯片架構的可行性。利用DSP以及ARM的可編程性，可以在系統中實現各種通信模式的算法，充分體現了軟件無線電的靈活性。
3)基帶模塊基帶模塊是完成基帶信號的編解碼，完成業務信息和控制信息的信道編碼、解密等，其中信道編碼包括卷積碼、奇偶碼、交織碼等。
3平臺使用
芯片的架構是ARM11+DSP雙核心。DSP540使用先進的Zview開發套件。Zview是基于eclipse內核開發的軟件工具，它由集成開發環境、編譯器、匯編器、優化器、鏈接器、調試器、模擬器、和性能分析工具組成，使用方便，可實現DSP540代碼的高效編譯、靈活連接、在線調試等。按照信號的調制解調方式，編寫完成c代碼之后，可以通過debug窗口進行調試，調試過程支持單指令、單步、斷點、全速、結束等操作。
程序調試結束之后，通過Zview自帶工具，使用命令將執行文件轉化為二進制文件，交付給ARM11搬移，實現ARM11對DSP540程序的控制。ARM11使用ARMRealview開發套件。ARMRealview是ARM公司將Realview與eclipse結合，經過16年的研究推出的ARM開發套件，可以為ARM架構提供最優異的支持。ARMRealview包含優化的標準C/C++編譯器、鏈接器、匯編器、調試器、映像轉換工具等等，可以實現C語言的高效編譯、靈活鏈接和在線調試等。
對于ARM程序的調試，可以使用Trace32仿真器和調試軟件。Trace32是由德國lauterbach公司研制開發的一款仿真測試工具。作為一種真正集成化、通用性系統仿真器可以組成多種方案，可以支持網絡方案、實驗室單機方案、異地光纖方案等，它具有全模塊化、積木式結構、可支持Jtag接口和所有cpu，能夠實現全雙口仿真內存、實時內存查看、代碼覆蓋、16M的追蹤緩存用于實時跟蹤和觸發、批處理語言(自動調試)等高級調試方法。
軟件開發論文： 計算機軟件開發中JAVA編程語言的應用
4結語
本文探討了一種基于ARM+DSP非對稱雙核架構的軟件無線電基帶SoC芯片的設計方案，這種基帶芯片實現了傳統方案的小型化，使得單一芯片可以滿足多種通信模式的需求，縮短了軟件無線電的開發周期，對軟件無線電的整體方案設計具有一定的參考價值，應用前景非常廣闊。
參考文獻：
[1]吳啟暉.軟件無線電在第三代移動通信系統中的應用與新進展[J].電信科學,2000,(7)
[2]Srikanteswara.SoftRadioImplementationsfor3GandFutureHighDataRateSystems.lobalTelecommunicationsConference,2001,Vol.6
[3]馬忠梅.ARM嵌入式處理器結構與應用基礎[M].北京:北京航空航天大學出版社,2007
[4]田澤.嵌入式系統開發與應用[M].北京:北京航空航天大學出版社,2010
[5]李駒光.ARM應用系統開發詳解:基于S3C4510B的系統設計[M].北京:清華大學出版社,2003.12
[6]SteveFurber.ARMSoC體系結構[M].田澤,等譯.北京:北京航空航天大學出版社,2002.10
[7]魏忠.嵌入式系統開發詳解[M].北京:電子工業出版社,2003.1
作者：李曉雄，杜獻娜，張宏科，張勇
轉載請注明來自發表學術論文網：http://www.zpfmc.com/jjlw/28035.html
